Wafer Level Integration of 3-D Heat Sinks in Power ICs / Para, I., Marasso, S.L., Perrone, D., Gentile, M.G., Sanfilippo, C., Richieri, G., Merlin, L., Pugliese, D., Cocuzza, M., Ferrero, S., Scaltrito, L., Pirri, C.F.. - In: IEEE TRANSACTIONS ON ELECTRON DEVICES. - ISSN 0018-9383. - 64:10(2017), pp. 4226-4232. [10.1109/TED.2017.2732733]
Wafer Level Integration of 3-D Heat Sinks in Power ICs
Marasso, S. L.;Pugliese, D.;Cocuzza, M.;Scaltrito, L.;Pirri, C. F.
2017
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
IEEE 2017 Wafer Level.pdf
non disponibili
Tipologia:
final published article (publisher’s version)
Licenza:
Non Pubblico - Accesso privato/ristretto
Dimensione
2.75 MB
Formato
Adobe PDF
|
2.75 MB | Adobe PDF | Visualizza/Apri Richiedi una copia |
I documenti in IRIS sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
